分类: 物理学 >> 核物理学 提交时间: 2024-09-05
摘要: 本研究介绍了一款为超级陶粲装置(STCF)电磁量能器(ECAL)而设计的低噪声、高计数率前端读出应用专用集成电路(ASIC)。为了解决 STCF ECAL 的高背景计数率问题,本文分析了模拟前端读出电路信号链中各个节点信号的时间特征,据此对系统进行了优化设计,以减轻堆积效应影响,将计数率提高到了兆赫兹级别。首先,设计了具有快速复位路径的电荷敏感放大器 (CSA),使其能够在输出达到最大振幅时快速复位,防止CSA因堆积饱和而进入死区。其次,改进设计了带有基线保持电路的高阶滤波成形器,以增强抗堆积能力和噪声滤波性能。最后,提出了一种具有异步先入先出缓冲功能的高速峰值采样和保持电路,用于采样保持和读取滤波成形器输出的信号。该ASIC采用标准商用 1P6M 0.18 μm混合信号 CMOS工艺设计和制造,芯片面积为2.4mm × 1.6mm。测试结果表明,其动态范围为 4-500 fC,非线性误差低于1.5%。对于周期性分布的输入信号,设置达峰时间为360 ns,计数率可达1.5MHz/Ch,等效噪声电荷(ENC)为2500 e-。设置峰值时间为120 ns时,ASIC最大可接收计数率为4MHz/Ch。在峰值时间为1.68 μs且输入端外加270 pF电容时,ENC最小为1966 e-,噪声斜率为3.08 e-/pF。在输入电荷大于200 fC时,时间分辨率优于125 ps。芯片平均功耗为35mW/Ch。